Index of /adhoc/adv_tech_modeling/archive/20051005/arpadmuranyiintel/Verilog-A sample buffer data

 NameLast modifiedSizeDescription
 Parent Directory   -  
 IV_data_ODT_GND.dat 2005-09-30 11:09 416  
 IV_data_ODT_Vcc.dat 2005-09-30 11:10 416  
 IV_data_ODT_Vcc_GND.dat2005-09-30 11:10 416  
 IV_data_no_ODT.dat 2005-09-30 11:09 416  
 ibismacro.dtd.xml 2005-10-05 21:59 430  
 VT_data_no_ODT.dat 2005-09-30 11:10 460  
 VT_data_ODT_GND.dat 2005-09-30 11:10 540  
 VT_data_ODT_Vcc.dat 2005-09-30 11:10 540  
 VT_data_ODT_Vcc_GND.dat2005-09-30 11:10 620  
 bblocks.va 2005-10-05 21:59 697  
 bblocks.xml 2005-10-05 21:59 1.0K 
 libtest.sp 2005-10-05 21:59 1.3K 
 constants.vams 2005-01-20 16:02 1.3K 
 disciplines.vams 2005-01-19 16:13 5.1K 
 LibNet.va 2005-10-03 22:16 8.2K 
 test_ams.ibs 2005-10-05 21:59 83K 
 IBIS_macro_library.va 2005-10-03 22:18 165K