Verilog-A Macromodel Library Test
*============================================================================
.TRAN 1.0ps 15.0ns
.OPTIONS POST=1 POST_VERSION=9007 PROBE
.hdl ".\IO_OPENSINK_test.va"
*============================================================================
.PROBE TRAN
+ Pls    = V(Pls)
+ Out    = V(Out)
+ Rcv    = V(Rcv)
*============================================================================
Vvcc  Vvcc  0  DC= 5.0
Vvtt  Vvtt  0  DC= 5.0
Vpls  Pls   0  PULSE  ( 0.0  1.0  1.0ns  0.1ns  0.1ns  4.9ns  10.0ns )
*
X1  Pls  Out  Vvcc  0    Vvcc  Rcv  IO_OPENSINK_test
*   in   out  pow   gnd  en    rcv
*
R1  Out  Vvtt R= 50
*
*============================================================================
.END
*============================================================================